home *** CD-ROM | disk | FTP | other *** search
/ TOS Silver 2000 / TOS Silver 2000.iso / Falcon / CENTEK / CENTEK.DOC / HISTORY.TXT < prev    next >
Encoding:
Text File  |  1999-01-23  |  8.2 KB  |  186 lines
  1. CENTurbo I & II - DEVELOPMENT
  2.  
  3.  
  4. MAY 96        - CENTEK creation for the "PHENIX" project.
  5. JUNE 96     - 110 "CENTurbo 1" assembled (20/40 MHz version).
  6.         - "CENTram 14" designed (CTR14)
  7.         - "DOLMEN" project started.
  8. JULY 96     - "CENTurbo 1 (CT1)" released.
  9.         - "CTR14" released.
  10.         - "CENTurbo II (CT2) Rev1" development.
  11. AUGUST 96    - Selling and installing the "CT1/CTR14"
  12.         - 'GIGAFUN 96' atari show.
  13.         - The CT2 development stopped.
  14. SEPTEMBER 96    - Successful tests for CPU/BUS at 25 MHz.
  15.         - Successful tests for CPU/BUS at 30 MHz !!
  16. OCTOBER 96    - "CT1 Evolution 2 (CT1e2)" design at 25 MHz.
  17.         - A group of 1700 people receive promotional surveys,
  18.           used by CENTEK to study the market potential for the
  19.                   eventual PHENIX: 410 answers.
  20. NOVEMBER 96    - "CT2 Rev1" development starts again.
  21.         - 110 "CT1e2" externally manufactured.
  22.         - Fabrication of 2 "CT2 Rev1" prototypes in 6 CL5 layers. 
  23. DECEMBER 96    - 'Salon des applications Atari' at Bercy (show).
  24.         - Selecting the components for the PHENIX.
  25.         - Selling the "CT1e2".
  26.         - Presentation of the CT2 (not debugged).
  27.         - CT2 is pre-ordered by 7 persons.
  28.         - Debug the "CT2 Rev1".
  29. JANUARY 97    - "CT2 Rev1" working without FAST-Ram.
  30.         - First presentation of the "CT2 Rev1" at a Belgium show
  31.           with BUS accesses 25 MHz.
  32. FEBRUARY 97    - Moved into new office.
  33.         - Debugging FAST-Ram CT2 with an ATARI TT controller.
  34.         - Clock synchronization and stabilization.
  35. MARCH 97    - Trying to debug the FAST-Ram not even working
  36.           at 16 MHz (even-though, same as in the TT).
  37. APRIL 97    - Communication tests between FPU & CPU at 50 MHz.
  38.         - Abandon the FAST-Ram TT controller.
  39.         - Studying a new controller.
  40.         - Stock 90 of the new controller.
  41.         - Interface design between CTRL and CT2.
  42. MAY 97        - Communication tests between DSP 50MHz and CPU 25MHz.        
  43.         - The CT2 development stopped.
  44.         - "CT1e3" conception in CMS.
  45.         - First contacts with MOTOROLA.
  46.         - Looking for components distributors for the PHENIX.
  47.         - Choosing components for the PHENIX.
  48.         - Studying the COLDFIRE and seminary.
  49.         - Studying the "Power PC 603/604".
  50.         - Studying the 68040/68060.
  51.         - Discovery of the lies many have said about the 040/060
  52.           clocks.
  53.         - Discovery of the BLITTER bug at 25 MHz!!
  54.           The BLITTER now works at 25 MHz!  
  55.         - Assembling 110 "CT1e3" (automated).  
  56. JUNE 97        - Public release of the "CT1e3".
  57.         - Discovery of the DSP access timing bug in the ATARI
  58.           GAL chips.
  59.         - First series of "CT1e3" and "CT1e2" called back to fix
  60.           the DSP access timing ATARI bug.
  61.         - First updates for old CT1 cards.
  62.         - Discovery of a bug in the SDMA transfers.
  63.         - Stocking the first fifty 68030-33 for the CT2.
  64. JULY 97        - CT2 development starts again.
  65.         - Design the new FAST-Ram controller daughter 
  66.           board for the CT2 Rev1.
  67.                 - Debug and test the FAST-Ram at 16 MHz.
  68.                 - Looking for the SDMA bug.                      
  69. AUGUST 97     - CT2 Demonstration at the 'GIGAFUN 97' show.
  70. SEPTEMBER 97       - FAST-RAM now 25 MHz with CPU at 25 MHz.
  71.         - Work research for integrating LOGIC in 
  72.           chips, to reduce the "CT2 Rev2" size.
  73.         - Advancements in the PHENIX creation.
  74.         - PHENIX design moving forward.
  75.         - First five "CT1" sales in Greece!
  76. OCTOBER 97         - Design of a chip (4000 logical gates (SYL)) for the
  77.           "CT2 Rev2" integration.
  78.           Integrate the 5 ATARI GALs in SYL, minus the bugs!
  79.         - Stocking 104 SYL chips (ISP 10ns).  
  80.         - Stocking another 44 68030-33.
  81.         - Stocking 120 OSC 50MHz and 120 36MHz.
  82.         - One solution for the SDMA bug.  
  83. NOVEMBER 97     - C.A.D of the CT2 Rev2 in 4 CL5 layers CL5.
  84.         - CT2 PCB impressive reduction, from 2dm2 down to 1dm2.
  85.         - Prototype Rev2 without FPU is built.
  86.         - Prototype from internal assembly.
  87.         - Debug and try the "CT2 Rev2".
  88. DECEMBER 97     - CT2 broken because of a bad operation.
  89.         - 'Salon des Applications Atari' show at Bercy.
  90.           "CT2 Rev2" (behind glass!) presentation.
  91.           17 people pre-ordered.
  92.         - CT2 has been fixed.
  93.         - SYL debugging for DSP access, FLASH and FPU. 
  94.         - Discovery of a bug in the COMBEL creating a 
  95.           BUS ERROR to the CPU.
  96.         - Work research for a permanent 50 MHz CPU.  
  97.         - CT2 production stopped.
  98.         - Selling CT1 in Germany, Austria and Switzerland!
  99. JANUARY 98    - CT2 PCB modification for the BUS ERROR.     
  100.         - New bug in SDMA access.
  101.         - Design of the FLASH Boot.       
  102.                 - Clock timing problems discovered.
  103.                 - Setting up the electronic for CPU at 50 MHz.
  104.                 - Power up the CT2 at 50 MHz but VIDEL bug.
  105.                 - Videl access timing modified. CT2 OK
  106.                 - Tests, measurements with CPU at 25/50.
  107.                 - Work research to speed the FAST-Ram access up to 50MHz 
  108.                 - Automated assembly of the last 10 "CT1e3" :(
  109.                 - AUDIO card 16-Bit for the PHENIX is completed. 
  110. FEBRUARY 98     - Stability tests of the CT2 clocks.
  111.         - Power distribution tests. 
  112.         - FAST-Ram accesses at 50 MHz with 9 cycles (50MHz).
  113.         - Modification in clock wiring.
  114.         - Upload of the first code in the FLASH.
  115.         - CT1e3 is out of stock. 340 CT1 are in service !
  116. MARCH 98    - SYL modification for the DATA buffers.
  117.         - Working on the 030 BURST in 9,2,2,2 cycles.
  118.         - VERY IMPORTANT discovery, about the TRUE SDMA
  119.           transfer bug on the FALCON.
  120.         - PCB and SYL modification.
  121.         - Discover a bug in FLASH access.
  122.         - Some "CT1"s came back for the SDMA patch.
  123. APRIL 98    - Design of a CENTEK FAST-Ram controller to reduce
  124.           the access FAST from 9 down to 5 cycles at 50 MHz.
  125.         - Modification of the HDisk/CD-rom CECILE driver
  126.           for an optimum compatibility at 50 MHz.  
  127.         - Improvement from 9 to 7 cycles in FAST-Ram access.
  128.         - Access optimization at 50 MHz for FPU and DSP. 
  129. MAY 98         - Optimization in FAST-Ram access in 6 cycles 50 MHz.
  130.           BURST in 6,2,2,2 cycles (32 Mo/s !).
  131.         - CENTEK FAST-Ram controller completed.
  132.         - Design the next revision 'B' of the CT2...
  133.         - Full working model of the "CT2 Rev2" at 50 MHz
  134.           presented at the 'TOS4YOU' Atari show in Germany.
  135.           BOOT, DOLMEN presentation and very impressive tests of
  136.           RUNNING and PAPYRUS on CT2.
  137.           CT2 benches publicly released.
  138.         - BOOT of the FLASH development completed.
  139.         - First CT2 daughter board design:
  140.           a DSP 56301 at 80MHz (80mips) board for PHENIX project 
  141.           testing.
  142.         - Delivering some CT2 to the company 'CLASS4' for
  143.           BETA-TESTS. 
  144.         - Final decision on the actual FAST-Ram controller.
  145.         - E.D.A. of the "CT2 RevA" in 5 layers CL5.
  146.           Added the FPU and HE10 slots for NO soldering on CT2. 
  147.         - Looking for the last components for the CT2 production.
  148.         - Looking for a heat-dissipater for the CPU (CLASS4 bug-report)
  149.         - Work research for "CENT30" CT2 based: mini motherboard for
  150.           professional embeded applications.  
  151. JUNE 98         - CT2 demonstration to 25 persons by the C.I.A club
  152.           (Moucron, Belgium)
  153.         - Quick PCB fabrication (4 days) of the "CT2 RevA".
  154.         - Assembling and testing.
  155.         - CT2 photo shoot for media and WEBsite promotions.
  156.         - Confirmed the production of the first batch of CT2 (92
  157.           made).
  158.         - The "PHENIX 040/060" project fully starts.
  159.         - 2 new partners in CENTEK to speedup the PHENIX project. 
  160.         - Released on the INTERNET the PHENIX specification file 1.0.
  161.           along with the different configurations offered. 
  162. JULY 98        - First "CT2 RevA" deliveries to distributors!
  163.         - First photo advertisements in magazines 'DREAM' 
  164.           and 'STRATOS'.
  165.           
  166. OCTOBER 98      - Sales of the last 18 CT2A in Germany at the Atari Messe.
  167.                 - Hardware bug on SERIAL port fixed !
  168.                 - Hardware bug on FPU transferts fixed !
  169.                 - Updates for customers who have those problems.
  170. NOVEMBER 98     - Design and tests of the Centek's EDO DRAM controller.
  171.         - Design of the new CT2 Rev B.
  172.                 - Lower cost and higher performances !
  173. DECEMBER 98     - First production of the Rev B (prototype confirmation).                
  174.                 
  175. JANUARY 99      - Launching the production of 100 CT2 B.
  176. FEBRUARY 99     - Start of the sales.                 
  177.                 
  178.  
  179. And CENTEK's adventure continues... 
  180.  
  181. Thanks to all of you who supported us through this development, which actually
  182. took 2 years to achieve. (but unfortunately had many bumps).
  183.  
  184. Rodolphe Czuba
  185. Hardware Development Director.
  186.